

Cognome e Nome	
Matricola	
Data	10 Gennaio 2007

Prova Scritta di Complementi di Elettronica II


10 Gennaio 2007

Si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.35 [V]	-0.35 [V]
β'	200 [$\mu\text{A}/\text{V}^2$]	80 [$\mu\text{A}/\text{V}^2$]
L_{MIN}	0.18 [μm]	0.18 [μm]
C_{ox}	15 [fF/ μm^2]	15 [fF/ μm^2]
C_{GS0}	0.8 [fF/ μm]	0.8 [fF/ μm]

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un *gate* CMOS che indicheremo col simbolo $G1$ e che implementa la funzione logica $F=A(B\oplus C)$. Il circuito è dimensionato in modo che il tempo di salita di caso peggiore sia uguale al tempo di discesa di caso peggiore. La tecnologia CMOS di fabbricazione è caratterizzata da un ritardo $\tau=9ps$ e da un *parasitic effort* dell'invertitore pari a $p_{inv}=0.95$. Si supponga che i segnali siano disponibili sia in forma vera che in forma negata.



- 1) (8 Punti). Si determinino il *logical effort* g_{G1} ed il *parasitic effort* p_{G1} del *gate* $G1$.

- 2) (8 Punti). Si disegni lo schema a livello *gate* del circuito che realizza la funzione logica $F = \overline{A(B \oplus C) + D}EF$ facendo uso del *gate* $G1$, di un *NAND*, di un *NOR* e di un invertitore.

Si supponga inoltre che il *gate* $G1$ abbia il dimensionamento necessario affinché la sua resistenza equivalente sia pari a quella di un invertitore ad area minima e si calcoli la capacità di ingresso C_{G1} del *gate* ed il *path effort* del circuito supponendo che la capacità di carico sia $C_L = 500fF$.

- 3) (8 Punti). Si valuti la necessità di aggiungere invertitori al circuito per migliorarne le prestazioni dinamiche e si determinino i dimensionamenti dei *gate* che minimizzano il ritardo complessivo.